# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-043622

(43)Date of publication of application: 25.02.1987

(51)Int.Cl.

GO2F 1/133 1/133 GO2F GO9G 3/20 GO9G 3/36

(21)Application number: 60-183375

(71)Applicant : SANYO ELECTRIC CO LTD

(22)Date of filing:


20.08.1985

(72)Inventor: KATAGISHI TATSUO

## (54) LIQUID CRYSTAL DISPLAY DEVICE

#### (57)Abstract:

PURPOSE: To apply video signals to cells to cells positioned at an upper and a lower end part for different periods and to uniform the brightness of each cell by inverting the voltage level of the video signal in each field period on the basis of the voltage of divided common electrodes and applying the signal to each cell. CONSTITUTION: A liquid crystal display device is provided with plural Y elec trode lines Y1, Y2... as signal electrodes of a lower electrode substrate 1 and plural X electrode lines X1, X2... as scanning electrodes crossing them at right angles, and FETsT11, T12... are connected to their intersection parts to constitute a matrix circuit. Further, the 1st W the 4th common electrodes K1WK4 which are divided into plural parts are arranged on an upper electrode substrate 2 arranged corresponding to the substrate 1. Liquid crystal cells L1, L12... are arranged between the FETsT1, T12... on the substrate 1 and the common electrodes K1WK4 on the substrate 2. Then, the voltage of the video signal is inverted in every field period on the basis of the voltage of the divided com mon electrodes K1WK4 and applied t the respective cells L11, L12... to uniform the brightness of the cells L11WL12....



# ⑫ 公 開 特 許 公 報 (A) 昭62-43622

④公開 昭和62年(1987)2月25日 庁内整理番号 識別記号 ⑤Int Cl.⁴  $\begin{smallmatrix}1&1&8\\1&2&9\end{smallmatrix}$ D - 8205 - 2H1/133 G 02 F B - 7348 - 2H-7436—5C 3/20 G 09 G 発明の数 1 (全10頁) 未請求 審査請求 3/36

ᡚ発明の名称 液晶表示装置

②特 願 昭60-183375

22出 願 昭60(1985)8月20日

⑫発 明 者 片 岸 達 男 守口市京阪本通2丁目18番地 三洋電機株式会社内

①出 願 人 三洋電機株式会社 守口市京阪本通2丁目18番地

邳代 理 人 弁理士 藤田 龍太郎

明 細 書

- 発明の名称
  液晶表示装置
- 2 特許請求の範囲
- 3 発明の詳細な説明

〔産業上の利用分野〕

この発明は、マトリクス状に配列された液晶セルからなる液晶表示装置に関する。

### 〔従来の技術〕

一般に、マトリクス状に配列された液晶セルか らなるアクティブマトリクス型の液晶表示装置は、 たとえば第8図および第9図に示すように、N個 の信号電極としての Y 電極ライン (Y1),(Y2).(Y3), ... 、(YN)と,各 Y 電極 ライン (Y1) ~ (YN) に接触し ないように直交して設けられたM個の走査電極と しての X 電 極 ラ イ ン (X1),(X2),(X3), ...,(Xx)と,各 Y 電極ライン(Yı)~(Yn)と各 X 電極ライン(Xı)~ (XM) との各交差部に設けられてドレイン、ゲート がそれぞれ前記各交差部を形成するY電極ライン およびX電極ラインに接続されマトリクス状に配 列された複数個の薄膜トランジスタ(以下TFTと ∨ 5 ) (T11),(T12), ⋯ ,(T21),(T22), ⋯ ,(T31), ⋯ ,(Tмм) とが設けられた一方の基板である下部電極薪板(1) と、各 TFT (T:1), ... の共通電極 (K) が設けられた 他方の基板である透明な上部電極菇板(2)と、各 T F T (Tii)~(TMN)のソースと共通電極(K)との問 に設けられマトリクス状に配列されて両基板(i), (2) に挟持された複数個の液晶セル (L11),(L12), ···.

(L21),(L22), …,(L31), …,(LMN)とにより構成されている。

そして、映像信号入力端子(vi)への映像信号VI をクロック端子 (ck) への所定のサンプリングクロ ツクパルス CP によりサンプリングしてホールド し、連続する1水平走査分の映像信号を各Y電極 ライン (Yι) ~ (YN)の数すなわち N 個の並列の映像 僧号に変換してセット端子(s)への水平同期パルス HSに同期して出力するサンプルホールド部(3)と、 クロック端子(ck)への水平同期パルス HS に同期 して M 個の出力端子 (q1)~(qM)から各X電極ライン (Xt)~(XM)に順次に走査パルスを出力して各X電 極 ライン (X1) ~ (XM) にそれぞれ ゲート が接続され た各 TFT (T11), ... をオン状態にするシフトレジス タ(4)とにより前記した液晶表示装置が駆動される。 すなわち、サンプルホールド部(3)により、第 10 図(b)に示すようなサンプリングクロックパルスCP にもとづき同図(a)に示す1水平走査線期間(以下 1Hという)分の映像信号が順次サンプルホール ドされ、同図(c) に示す1フィールド周期(以下1

され、シフトレジスタ(4)のセット端子(s)に垂直同期信号 V S が入力されてクリアされるようになつている。

また、この種の液晶表示装置と同様の構成を有し、カラー画像表示を可能にしたものとして、たとえば特開昭 59-211087 号公報に記載のものが提案されている。

ところでこの種の液晶表示装置では、液晶セルの劣化を防止するために、通常液晶セルに加える映像信号の電圧レベルを1Vとに反転を充動方式が採られてからを流駆動方式が採品セルに加える映像信号の電圧レベルの基準となる共通電板(K)の電圧レベーを1Vごとにハイレベル(以下Hという)に切り換えて映像信号のにないないでは、ではないのはないが提案されている。

これは、前記各液晶セル (Lii) ~ (LMN) の共通電 価 (K) の電圧レベルを、第 11 図 (a) に示すように、 1 V ごとに H 、L に交互に反転させることにより、

Vという)の垂直同期パルス VS どとにクリアさ れるシフトレジスタ(4)から、同図(4)に示す水平同 期パルス HS に同期して同図(c),(f)にそれぞれ示 すようなハイレベルの走査パルスが1HどとにX 電板ライン(X1).(X2)に出力されるとともに、同様 にシフトレジスタ(4)から残りのX電極ライン(X3) ~ (XM)に 1 H ごとに順次に走査パルスが出力され て各 X 電 極 ラ イ ン (Xi)~(XM) ごとの各 TFT が オン 状 態となり、サンプルホールド部(3)の各出力端子(o1)。 (02), ···, (0N) と各 Y 電極 ライン (Y1), (Y2), ···, (YN) と の間にそれぞれ設けられ、同図(4)に示す水平同期 パルスHSに同期して順次にオンするアナログス イッチ (S1),(S2), ...,(SN) およびオン状態のX電極 ライン(X1)~(XM) ごとの各TFTを介し、各出力端 子(o1)~(oN) から順次出力される並列映像信号が 各液晶セル (Lii)~(Lun)に入力され、各液晶セル (Lii)~(LMN)が駆動される。

なお、第9図に示すサンプルホールド部(3)およびシフトレジスタ(4)はそれぞれDフリップフロップにより構成され、D入力端子(d)がともにアース

各液晶セル (Lii)~(LMN) に加わる映像信号の電圧 レベルを実効的に 1 V ごとに反転させ、映像信号 の電圧レベルの 1 V ごとの変動量を同図(b) に示す ように小さくすると同時に、映像信号の電圧レベ ルを下げるものである。

#### (発明が解決しようとする問題点)

一方、前記したようにシットレジスタ(4)から各X電標ライン(X1)~(XM)に出力される走査パルスが1Hでとにシットするため、たとえば1行目の各では1Hでといった。(L1N)について見た場合、X電極ライン(X1)への走査パルスがHに反転するではで、X電極ライン(X1)への走査パルスがHに反転する直前に映像信号が入力される液体をラインに反転する直前に映像に号が入力される液体で、スがLに反転する直前に映像に号が入力される液体である液体では、多いの一般である液体では、表示面のの大力にに対する液体では、表示面の方端部に位置する液体では、表示面の方端部に位置する液体では、表示面の方端部が他になっ、表示でもを紹くという問題点がある。

さらに、第9図の場合、1 H分の映像信号を並列映像信号に変換するサンブルホールド部(3)が必要となり、しかもサンプルホールド部(3)の構成が非常に複雑であるため、サンプルホールド部(3)・シットレジスタ(4)、各スイッチ(S1)~(SN)等から

に配列された各液晶セルの共通電極が複数に分割され、共通電極の電圧を基準して1フィールド周期ごとに電圧レベルが反転する映像信号を液晶セルに映像信号が加わる期間より、表示画面の下端部に位置する液晶セルに映像信号が加わる期間を遅らせ、しかも前記両期間を同程度に設定することが可能となり、表示画面の下端部の明るさの低下が防止されることになる。

また、各定資電極が複数に分割され、表示画面の定場部に位置する液晶セルに映像信号が加わる期間より、表示画面の右端部に位置する液晶セルに映像信号が加わる期間を選らせ、しかも前記両期間を同程度に設定することが可能となり、表示画面の右端部の明るさの低下が防止されることになる。

# (実施例)

つぎに、この発明を、その実施例を示した第 1 図ないし第 7 図とともに詳細に説明する。

#### (実施例1)

なる液晶表示装置の駆動回路をIC 化する場合に、 当該IC の集積度が大幅に制限され、当該IC の 簡略化、小觀化の妨げになるという問題点がある。

(問題点を解決するための手段)

(作用)

したがつて、この発明によると、マトリクス状

まず、実施例1を示した第1回ないし第3回に ついて説明する。

第1図において、第8図と同一記号は同一のものもしくは相当するものを示し、第8図と異なる点は、上部電極基板(2)に設けられた共通電板(K)をそれぞれM14個ずつのX電板ラインを含むように4分割し、分割した各共通電板をそれぞれ第1~第4共通電板(K1)~(K4)とした点である。

つぎに、前記した第 1 ~第 4 共通電標 (Ki)~(K4) の電圧レベルの切換回路を示す第 2 図において、第 9 図と同一記号は同一のものを示し、 '5a)~(5d) は D フリップフロップ ( 以下フリップフロップを FF という ) からなる第 1 ~第 4 FF であり、それぞれ D 入力端子(山)と及出力端子(可)とが接続され、各クロック端子(ck) がそれぞれシフトレジスタ(4) の 1 番目、 (M/2+1)番目、 (M/2+1)番目、 (3M/4+1)番目の出力端子 (q1).(qM/2+1).(q3M/4-1) に接続され、各クリア端子(cl) が電源投入時にイニシャルリセット信号を出力するイニシャル回路の出力端子(6)に接続され、各Q出力端子(n)がそれぞれ

接続端子 (7a) ~ (7d) を介して各共通電極(K1)~(K4) に接続されている。

つぎに、前記実施例の動作について説明する。 いま、シフトレジスタ(4)の1番目の出力端子(q1) からの走査パルスがたとえば時刻なにHになり、第 3 図 (b) に 示 す よ う に 時 刻 い に 第 1 FF (5a)の Q 出 力端 子(4)がして反転したとすると、出力端子(91)から の走査パルスが次にHになるまでの1 Vの間、第 1 F F (5a) の Q 出力端子 (q) は L に 保持 され、 時 刻 いか ら V/4 経 過後の時刻 t2にシフトレジスタ(4)の[M/4+1] 番目の出力端子(qM/4+1)からの走査パルスがHになつ て同図(c)に示すように第 2 F F (5b)のQ出力端子(q) が時刻 12から1 Vの間 L になり、さらに時刻いからV/2 経過後の時刻 ta にシットレジスタ(4)の [M/2+1] 番 目の出力端子 (qM/2+1)からの走査パルスが日にな つて同図(d)に示すように第 3 FF(5c)のQ出力端子 (4)が時刻はからIVの間上になり、時刻にから 3V/4 経過後の時刻 t4 にシットレジスタ(4)の(3M/4 +1〕 番目の出力端子 (q3M/4+1)からの走査パルスが H になつて同図(c)に示すように第 4 FF(5d) の Q

#### ( 実施例2)

つぎに、実施例2を示した第4図および第5図 について説明する。

第4図において、第9図と同一記号は同一のものもしくは相当するものを示し、第9図と異なる点は、走査電極である各X電極ライン(X<sub>1</sub>)~(X<sub>M</sub>)をそれぞれ N/2 個の Y電極ラインを含む左半部(X<sub>1</sub>)~(X<sub>M</sub>)と右半部(X<sub>1</sub>)~(X<sub>M</sub>)とに 2 分割し、サン

出力端子(q)が時刻 14から1 V の間 L になる。

つぎに、時刻 tiから1 V 経過後の時刻 t5 にシァ トレジスタ(4)の 1 番目の出力端子 (q1)からの走査 パルスが再びHになると、第3図心に示すように 時刻 t5 に第 1 FF(5a)のQ出力端子(q)がHに反転し、 同様に時刻 tz、ts、tsからそれぞれ1 V 経過後の時刻 te,t7,t8にシフトレジスタ(4)の (M/4+1) 番目.(M/2 +1)番目、(3M/4+1)番目の出力端子(qM/4+1).(qM/2 +1) (q8M/4+1) からの走査パルスがHになると、同 図(c)~(c)にそれぞれ示すように時刻 16.17,18に第2 ~ 第 4 FF(5b)~(5d)のQ出力端子(q)が H に 反転し、 これらの動作の繰り返しにより、第1~第4FF (5a)~(5d)のQ出力端子(q)が V/4 ずつずれて 1 V ご とにH,Lに交互に反転することになり、第1~ 第 4 共通電極 (K1) ~ (K4) の電圧レベルが V/4 ずつ ずれて1VごとにH, Lに交互に切り換わること **化たる。** 

したがつて、第 3 図 (a) に示すように、シフトレジスタ(4) の 1 番目の出力端子 (q1) からの走査パルスの H への立上りに同期して 1 V ごとに電圧レベ

プルホールド部(3)に代え、1Hの間にクロック端 子 (ck) に入力されるクロックパルス CP′ に同期し て N 個の出力端子 (q1)~(qN) から順次にハイレベ ルのスイッチ制御パルスを出力し、セット端子(s) への水平同期パルスHSによりクリアされる第1 シフトレジス。タ(8)を設け、第1シフトレジスタ(8) からの制御パルスによりそれぞれオンして各Y電 概 ラ イ ン (Y1) ~ (YN) に映像信号 VI を出力する N 個 のアナログスイッチ (S1)'~(SN)'を設けるととも に、クロック端子(ck)への第1シフトレジスタ(8) の 1 番目の出力端子 (q1) からの制御パルスに同期 して M 個の出力端子 (q1)~ (qM)から各 X 電極 ライン (X<sub>1</sub>)~(X<sub>M</sub>)の左半部(X<sub>1</sub>)'~(X<sub>M</sub>)' に順次に走査パル スを出力し、セット端子(s)への垂直同期パルスVS によりクリアされる第2シフトレジスタ(9)を設け、 クロック端子 (ck) への第 1 シフトレジスタ(8) の (N/2+1) 番目の出力端子 (qN/2+1)からの制御パル スに同期して M 個の出力端子 (q1)~(qM) から各 X 電 極 ラィン (Xı)~(Xu)の右半部 (Xı) ~ (Xu) に 順 次 に 走査パルスを出力し、セット端子(s)への垂直同期

パルス V8 によりクリアされる第3シフトレジスタCOを設けた点である。

なお、第1~第3シットレジスタ(8)~ CD はそれぞれ D フリップフロップにより構成され、 D 入力端子(1)はそれぞれアースされているものとする。

つぎに、前記実施例の動作について説明する。

いま、第 5 図(山)に示す水平同期パルス HS ごとにクリアされる第 1 シフトレジスタ(8)のクロック端子 (ck)に、同図(山)に示すようなクロックパルス CP'が入力されると、前記クロックパルス CP'に同期して第 1 シフトレジスタ(8)の出力端子 (q1)~(qN)から順次に H の制御パルスが出力され、スイッチ (S1)~(SN)が順次にオンして同図(a)に示す 1 H 分の映像信号 V I が オン状態のスイッチ (S1)~を介して各 Y 電標ライン (Y1)~(YN)に順次に加えられるとともに、第 1 シフトレジスタ(8)の 1 番目および (N/2+1) 番目の出力端子 (q1)、(qN/2+1) それぞれから 1 H ごとに出力される H の制御パルスに同期して第 2 、第 3 シフトレジスタ(9)、00から各 X 電際ライン (X1)~(XM)の左半部 (X1)~(XM)がおよび

れるごとに、前記した第2シフトレジスタ(9)の場合と同様にして、同図(g)・(h)にそれぞれ示すように、第3シフトレジスタ(0)の1番目・2番目の出力端子(q1)・(q2)からHの走査パルスが出力されるとともに、残りの出力端子(q3)~(qM)から1日ごとにHの走査パルスが出力され、前記したHの走査バルスによりオン状態となつたTFT(T11)・…を介し、Y電源ライン(Y1)~(YN)への映像信号が各液晶セル(L11)・…に入力されて各液晶セル(L11)・…が駆動される。

このとき、たとえば 1 行目の X 電極ライン (X1) について見た場合、当該 X 電極ライン (X1)の左半部 (X1) かよび右半部 (X1) でわれれに H の走査バルスが出力されるタイミング・すなわち第 5 図(e) および (g) に示す走査バルスのハイレベルへの立上り 時刻は、第 2 、第 3 シフトレジスタ (9) 、00 のクロック端子 (ck) へのクロックパルスの時間差・つまり第 1 シフトレジスタ (8) の 1 番目の出力端子 (q1) および (N/2+1) 番目の出力端子 (qxv への立上

右半部  $(X_1)'' \sim (X_M)''$  それぞれに難次に H の声音パルスが出力される。

すなわち、第 5 図(c) に示す垂直同期パルス V S の入力によりクリアされた第 2 シフトレシスタ(9) のクロック端子 (ck) に第 1 シフトレジスタ(8) の 1 番目の出力端子 (q1) からの制御パルスが入力されると、同図(c) に示すように、第 2 シフトレジスタ(9) の 2 番目の出力端子 (q1) から 1 H の間 H の 走 で の 出力端子 (q1) から 1 V ジスタ(8) の 1 番目の出力端子 (q1) から 1 H で ジスタ(9) の 2 番目の出力端子 (q2) から 1 H の間 H の 走 で パルスが出力され、以後同様にして第 2 シフトレジスタ(9) の 2 番目の出力端子 (q2) から 1 H の間 H の 走 で パルスが出力され、以後同様にして 第 2 シフトレジスタ(9) の 残りの 残りの 出力端子 (q3) ~ (qM) から 1 H ごとに、順次に H の 走 査 パルスが出力される。

また、第 5 図 (c) に示す垂直同期パルス VS の 入力によりクリアされた第 3 シフトレジスタ QO のクロック端子 (ck) に第 1 シフトレジスタ (8) の (N/2+1) 番目の出力端子 (qN/2+1)から制御パルスが入力さ

り時刻の差に相当する時間差  $\Delta T$  (<H/2)ずれるととになり、従つて X 電極ライン ( $X_1$ )の右半部 ( $X_1$ )″に出力される走査パルスは左半部 ( $X_1$ )″に出力される走査パルスよりも前記時間差  $\Delta T$  だけ遅れてハイレベルに立上り、  $\Delta T$  だけ遅れてローレベルに立下ることになり、 残りの各 X 電極ライン ( $X_2$ ) ~ ( $X_M$ ) についても同様の結果となる。

したがつて、各X電極ライン(XI)~(XM)の右半部(XI)~(XM)″に接続されたTFT それぞれがオン状態になつている期間が、左半部(XI)″~(XM)″に接続されたTFTそれぞれがオン状態になつている期間よりも 4T時間ずつ遅れるため、表示画面の右端部に位置する液晶セルへの映像信号の入力時間は削記した第9図の場合よりも 4T時間長くなり、表示画面の右端部の明るさの低下が防止される。

#### ( 実施例3)

つぎに、実施例3を示す第6図および第7以に ついて説明する。

第6図において第4図と同一記号は同一のものもしくは相当するものを示し、第4図と異なる点

は、各X電極ライン(Xi)~(XM) をそれぞれ N/4 個のY電極ラインを含む第1領域(XIA)~(XMA), 第 2 領域 (XIB) ~ (XMB), 第 3 領域 (XIC) ~ (XMC), 第 4 領域 (XID) ~ (XMD) に 4 分割し、図示されてい ないが、前記第2、第3シフトレジスタ(9)、00)と 同様のセット端子への垂直同期パルスによりクリ アされるDフリップフロップからなる第4~第7 シフトレジスタを設け、第4~第7シフトレジス **タのクロック端子を第1シフトレジスタ(8)の1番** 目, [N/4+1] 番目, [N/2+1] 番目, [3N/4+1] 番 目の各出力端子(q1),(qN/4+1),(qN/2+1),(q3N/4+1)にそ れぞれ接続し、第4~第7シフトレジスタのM個 の出力端子それぞれを各X電極ライン(X1)~(XM) の第 1 ~第 4 領域 (Хіл) ~ (Хил),(Хів) ~ (Хив), (Xic) ~ (XMC),(XiD) ~ (XMD) にそれぞれ接続し、 各D入力端子をァースした点である。

そして、実施例2の場合と同様に、第7図(b)に示すようなクロックパルス CP に同期して第1シットレジスタ(8)の出力端子 (q1)~(qn) から順次にHの制御パルスが出力され、前記した各スイッチ(S1)

(XID) への走査パルスの立上り時刻はそれぞれ同図(d)~(f)に示すように、時刻 ti′から dT′(<H/4). 2dT′, 3dT′時間後の時刻 t2′,t3′,t4′, つまり第 1 シフトレジスタ(8)の出力端子 (qN/4+1),(qN/2+1),(q3N/4+1)からの H の制御パルスの出力時刻 t2′,t3′,t4′となり、同様に第 1~第 4 領域 (XIA),(XIB),(XIC),(XID)への走査パルスのローレベルの立下り時刻は第 1 領域 (XIA)への走査パルスの立下り時刻を基準として順次 dT′ ずつ遅れることになり、残りの各 X 電振ライン (X2)~(XM)についても同様の結果となる。

なお、前記各時刻 い'.t2',t3',t4'は第7図(b) に示すように第1シフトレジスタ(8)への1番目, (N/4+1) 番目, (N/2+1) 番目, (3N/4+1) 番目のクロックパルスの入力時刻であることは言うまでもない。

したがつて、各X電極ライン(XI)~(XM)の第4 領域(XID)~(XMD)に接続されたTFTそれぞれがオン状態となつている期間が、第1領域(XIA)~(XMA) に接続されたTFTそれぞれがオン状態となつている期間よりも34T′時間ずつ遅れるため、表示画面 ~ (SN)が順次にオンして同図(a)に示す1H分の映像信号 VI がオン状態のスイツチ (S1)~ (SN)を介して各 Y 電極ライン (Y1)~ (YN) に順次に加えられるとともに、第 1 シフトレジスタ(8)の出力端子(q1). (qN/4+1).(qN/2+1).(q3N/4+1) それぞれから1 H ごとに出力されるHの制御パルスにそれぞれ同期して前記第 4~第 7 シフトレジスタから1 H ごとに各 X 電極ライン (X1)~ (XM) の各領域 (XIA)~ (XMA).(X 1B)~(XMB).(X1C)~ (XMC).(X1D)~ (XMD) それぞれに順次にHの走査パルスが出力される。

このとき、たとえば 1 行目の X 電極ライン (X1) について見た場合、前記第 4 ~第 7 シフトレジスタから当該 X 電極ライン (X1)の第 1 ~第 4 領 域 (X1A),(X1B),(X1C),(X1D) それぞれへの走査パルスのハイレベルへの立上り および立下りは第 7 図 (c) ~ (f) それぞれに示すようになり、同図 (c) に示す第 1 領域 (X1A) への走査パルスのハイレベルへの立上り時刻 t1′、すなわち第 1 シフトレジスタ (8) の出力端子 (q1) からの H の制御パルスの出力時刻 t1′を 基準とすると、第 2 、第 3 、第 4 領域 (X1B),(X1C),

の右端部に位置する液晶セルへの映像信号の入力時間は前記した第9図の場合よりも長くなり、表示画面の右端部の明るさの低下が防止される。

なお、実施例1では共通電極(K)を4分割したが、2分割、3分割あるいは5分割以上であつてもよい。

また、走査電極であるX電極ライン(X1)~(XM) を、実施例2、実施例3に限らず、3分割あるい は5分割以上に分割してもよいことは勿論である。 さらに、共通電極(K)とX電線ライン(X1)~(XM) とを同時に分割しても、この発明を同様に実施することができる。

#### (発明の効果)

以上のように、この発明の液晶表示装置によると、共通電極(K)を複数に分割したため、共通電極の電圧を基準にして1フィールド期間ごとに映像信号の電圧レベルを反転させて各液晶セル(Lin)、…に加え、低電圧の映像信号を液晶セルに加えて駅動するような場合に、表示画面の上端部に位置する液晶セルに映像信号が加わる期間よりも、表

#### 特開昭 62-43622 (フ)

示画面の下端部に位置する液晶セルに映像信号が加わる期間を選らせ、しかも前記両期間を同程度に設定することが可能となり、表示画面の下端部の明るさの低下を防止することができ、各液晶セル(LII), … の輝度を均一にして表示むらの発生を防止することができる。

さらに、走査電極である各X電極ライン(XI)~(XM)を複数に分割したため、表示画面の左端部に位置する液晶セルに映像信号が加わる期間よりも、表示画面の右端部に位置する液晶セルに映像信号が加わる期間を遅らせ、しかも前記両期間を同程度に設定することが可能となり、表示画面の右端部の明るさの低下を防止することができ、各液晶セル(Lii),…の即度を均一にして表示むらの発生を防止することができる。

また、実施例2、3において、従来のような複雑なサンブルホールド部(3)が不要となり、液晶表示装置の駆動回路の1C化を図る場合に、ICの簡略化、小型化を図ることができる。

#### 4 図面の簡単な説明


~(c) はそれぞれ実施例 1 の一部の分離斜視図、駅動回路のプロック図、動作説明用タイミングチャート、第 4 図 かよび第 5 図 (a) ~(h) はそれぞれ実施例 2 の等価回路図 かよび第 7 図 (a) ~(f) はそれぞれ実施の 3 の等価回路図 かよび第 7 図 (a) ~(f) はそれぞれ実施例 3 の等価回路図 かよび第 9 図 は従来の液晶表示装置の分離斜視図 かよび第 9 図 は従来の液晶表示装置の分離斜視図 かよび等価回路図、第 1 0 評(a) ~(f) かよび第 1 1 図 (a) ,(b) はそれぞれ第 8 図 かよび第 9 図 の動作説明用タイミングチャートである。 (1) ,(2) …下部、上部電極基板、(K)、(K1) ~(K4) …共通電極、(Y1) ~(YN) … Y電極ライン、(X1)~(XM) … X電極ライン、(T11)~(TMN) … TFT、(L11)~(LMN) … 液晶セル。

第1回ないし第7回はそれぞれとの発明の液晶


表示装置の実施例を示し、第1回ないし第3回回

代理人 弁理士 藤田龍大郎


第 1 図





第 2 図



(a)  $(b) \stackrel{H}{\underset{L---}{\downarrow_1}} \stackrel{1V}{\underset{t_5}{\downarrow_5}} \stackrel{1V}{\underset{t_5}{\downarrow_5}}$ (c)  $(c) \stackrel{H}{\underset{L----}{\downarrow_2}} \stackrel{1V}{\underset{t_5}{\downarrow_5}} \stackrel{1V}{\underset{t_7}{\downarrow_5}}$ (d)  $(e) \stackrel{H}{\underset{L----}{\downarrow_3}} \stackrel{1V}{\underset{t_6}{\downarrow_5}} \stackrel{1V}{\underset{t_7}{\downarrow_5}} \stackrel{1V}{\underset{t_8}{\downarrow_5}} \stackrel{1V}{\underset{t_8}{\downarrow_5}$ 









第 8 図

第7図





第 9 図

